Cadence下如何逐层对电路进行check？
录入：edatop.com 阅读：
Cadence下如何逐层对电路进行check?
逐层是一层一层查的意思吗，很多规则是几个层之间联系的，还有为啥要逐层查呢
在TOP电路下，对所有电路模块进行check，看是否有error
DRC LVS检查，CADENCE集成CALIBRE就可以用
schematic window menu -> check -> hierarchy ... -> every schematic
多谢大哥~
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：AMS仿真问题，cannot access analog values
下一篇：请问如何提升动态比较器(dynamic comparator)的速度
