CLK jitter
录入：edatop.com 阅读：
采用spectre仿真，想在ADC采样时钟上加一个CLK抖动，有没有哪位仁兄知道怎么加，谢谢！
自己顶一下
用一个VCO模型，在control voltage上加噪声
你好，我想问下，在VCO上加noise这种方法不能直接在时域上反应吧，因为最后需要看DAC SNR性能，你说的是PSS仿真还是tran?
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：POLY和金属M1层叠比较多的问题
下一篇：何時 spice simulation會靠 CUDA GPU speed Up ？
