带隙基准输出作为OSC内部比较器的参考电平为随OSC抖动

这两天在弄一个OSC，但是在和bandgap联合仿真时，用VBG作为OSC内部比较器的一个参考比较电平时，随着OSC的工作，VBG会以一样的频率抖动按道理VBG驱动的是gate，不该受到影响。这个是什么原因呢?
试着将VBG经过一个buffer得到VREF，用VREF再去驱动OSC，但是VREF还是会抖动。
有大虾遇到类似问题的，帮忙说说下是什么原因引起抖动，有没有什么解决办法?谢谢

这个是gate寄生电容couple来的，必然会有，如果OSC频率高，就直接在VREF上串联一个RC滤波就可以了

把buffer做成低输出电阻的试试，抖动一定会存在，只要抖动低到可接受范围就行了，别指望完全去掉

    嗯，这个办法应该可行，试试看

    buffer做成低输出阻抗，为什么?

    他的意思是增加驱动能力。

    哦，谢谢，我如果用单级的差分运放，那么偏置电流大一些应该就可以了吧

    具体原因我不了解。一起学习学习。

    嗯，跟论坛里的大虾学习学习，做了一些模块，但是很多模块一起联合仿真，上电曲线啥的都不一样了呵呵。好多值得深究的问题。

    其实仿真的时候都还好说。等tapeout出来再测到奇葩的现象才头痛。又不能把哪个管子挖出来看。

运放跟随隔离+RC滤波

   allen的《CMOS模拟集成电路设计》中图7.1-1电路这样的，这个电路从输出看进去的电阻很小，你的OSC对于基准的回馈驱动能力其实很有限，这样在这个buffer的输出上表现出的纹波应该不大

VREF+OSC在一起，如果spice model做的好的话，Cgd/Cgs的电容会把噪声直接耦合到VREF上面，这个是无法避免的。你即使单纯的用跟随器隔离，依然还是会连续耦合到VREF上面的。
方法1：占空比尽量调整为50%，这样斜坡的斜率会最大，减小尖峰干扰。
方法2：RC滤波，或者直接加C滤波也不错（只要不影响稳定性）
方法3：跟随器+滤波器
你只能尽量降低干扰，降低VREF的纹波。

    我将普通运算放大器接成跟随器，等效输出电阻不也可以变成1/gm吗?应该是一样的吧?

    用单级跟随器和RC隔离，Vref还是有200uV左右的抖动幅度，频率是1.4M。看来很难完全去除。

这就是回踢

是 rc osc吗?输出信号串扰vref这是无法避免的，但是对性能指标没太大影响。  工业界一般采用buffer+cap filter就可以了

Cgd耦合过来的

我认为可以将运放连接为单位增益的跟随器，同时将运放的单位增益带宽设的比OSC的频率要低。也就是说这个buffer相当于一个低通的滤波器，可以讲OSC耦合过来的噪声给滤除。

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。