如何仿真出mos加了sab层后增加的阻抗？

请教各位高手
IO的输出级的MOS管加上了SAB层（salicide block）用以加强ESD保护效果。
请问如何在仿真中体现出加了sab层所增加的阻抗?

PDK的仿真model中没有专门一个ESD MOS的model。

可以和foundry厂沟通，其SAB在mos性能参数上影响度，然后在模型库中修改相关参数。

加上sab层以后，电阻会大几十倍以上，你可以参考salicide 的电阻和un-salicide的电阻的方块阻值

ESD很难仿真出来，很多情况是模型都不对

只有外围条件能准确建模，仿真ESD才有意义

    想问下妙兄，
ESD管子和普通管子的两种layout画法，管子本身的性能改变多少?  从而引起对电路性能改变多少?

Drain 多的阻抗與 ON resistance 比起來, 通常是微不足道, 所以才沒認真 model 進去.
真要認真的話, MOS model 的  rsh , hdif 可以用來預估 pre-layout 的 drain resistance.
post-layout 的話, 就得看 extraction rule 怎麼寫的了.

最好与foundry沟通

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。