首页 > 微波/射频 > RFIC设计学习交流 > 有关ldo中运放增益随着电源电压变化的问题

有关ldo中运放增益随着电源电压变化的问题

录入:edatop.com    阅读:
最近发现了一个以前一直忽略的问题,ldo的增益随着电源电压变化(电源变化的范围内电路状态都是正常的),而且有时是非线性的,比如在2.5V到5V的电源电压范围内,在3V时增益最大,而5V时最小,最大与最小相差有30dB。通过添加AC电流源的方法仿真了输出电阻,发现输出电阻是随着电源电压的升高而增大的。谁能帮忙解释下么?

不知道你看的输出电阻是哪个管子的输出电阻。电源升高时,vds变大,大到一定程度导致漏端到bulk电流增加从而使输出电阻迅速减小,这可能是增益下降的原因。

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:求bipolar 工艺下 运放的设计资料,多谢
下一篇:8 bit 500M ADC选型

射频和天线工程师培训课程详情>>

  网站地图