首页 > 微波/射频 > RFIC设计学习交流 > 用spectreVerilog进行数模混合电路仿真下的问题

用spectreVerilog进行数模混合电路仿真下的问题

录入：edatop.com 阅读：

用verilog写了一个下降沿有效的计数器进行测试
在输入是低频信号的时候逻辑正常；只是把频率提高后，输出就不对了。估计是默认时钟沿判定的问题，请问哪里可以对其进行设置么?

mixsignal --> interface

然后instance?这不是只能够设置高低电平的大小么?

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。

上一篇：VCO的功耗问题
下一篇：关于Results Display Window里面一些参数的问题

射频和天线工程师培训课程详情>>

射频工程师养成培训课程套装，专家授课，让您快速成为一名优秀的射频工程师【More..】

微波/射频栏目

频道总排行