delta-sigma ADC为什么要让积分器的输出在量化器的输出范围之内啊？

积分器 is implemented by op-amp mostly in switched capacitor
量化器 is a comparator
要让积分器的输出在量化器的输出范围 means to prevent from comparator input overloading and increased quantization noise

    谢谢大哥，但是我还是没太懂你的意思
    为什么积分器的输出超过了量化器的输出，量化器就要饱和呢?
    可以再稍微解释下量化器的饱和是什么意思吗?

万分感激！

这种基本问题随便找本SDM书看上一个小时就搞明白了,在这问就是浪费时间，基本问题还是教科书讲得好

   也许是难者不会，会者不难吧
   看过了一些delta-sigma 调制器的东西，但没注意过这个问题
   能否请大哥推荐下哪本书里提到过这个很基础的问题
   小弟再回去看看
    万分感激！

    understanding delta sigma modulator
chapter 2  MOD1 stabiltiy

Delta sigma data converter (theory design simulation) by IEEE press 1997
chapter 2 quantization noise

超过了会让量化器饱和，信噪比严重下降。直观的想也很好明白啊，超过输出了，量化器就没法跟踪输入了，ADC还能正常工作吗?

会出现量化器饱和 就是quantizer saturation 可以用matlab很直观的仿真出来看波形 给你一个直观感觉

THANKS

就是要使积分器的输出在运放的摆幅之内

不知道小编是用什么方法学DSM的。

做做仿真能更好理解这个问题。比如一bit量化器饱和之后输出要么全一要么全零。

百度翻下论文就好了

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。