单过LVS能过，提参时LVS报错
录入：edatop.com 阅读：
我在做电路后仿时，提取寄生参数的时候电路LVS过不了，但是单独过LVS是能够过的，对比过两个文件LVS部分没有差别。下面是部分图片，请问各位大神这可能是什么原因?谢谢
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：SAR ADC校准
下一篇：关于silvaco的基础问题，，网格定义老是无名的报错
