讨论一下offset
貌似这样的话比较器的延迟有点大,增益也不容易提高。
要是第二级放大管的W/L随便取,system offset最大是不是 Vcc/Avo ?
我不会,但是我帮你顶
路过,帮顶
yes, only this can decrease the system offset.
1, Do your current mirror matching, so VGS=VDS is ok.
2. gm high(input pair work weak inversion region)
3. DC gain hign
4, Input pair size Big Enough
This is a trade-off, speed and offset, to improve both, you can enlarge the tail current. But you will fall into another trade-off: speed and power dissipation.
You need to find out your requirement and optimize the parameter you really want, then sacrifice others won't make you upset.
原来高手都是用英语搞定一切,看来英语真的很重要啊!
说得有点玄,但好像没理解搂主的意思。
计算 system offset,把delta Id折算到输入的delta Vth上去
通常很少去优化第2级的w/l来满足Vgs=Vds,对第一级的delta Id带来的offset采用长沟道器件可靠性要好很多.
系统偏移电压,有公式的
把输入对管做的稍微大一点点,然后在版图上用并联的方法画出来,这样可以减小offset 但是若是对管做太大了就有可能使得对管进入亚阈值区,gm/Id会比较高,对于比较器的增益会有好处,但是抗噪的性能会下降,各种trade off 小编需要自己考虑 自己的电路需要什么样的性能,我也是初学者瞎说的。不知道对不对,求楼下指正,谢了!
系統上的offset ,是可以被模擬出來的,通常是第一級的增益,所以gain大offset小,但實際下片回來,offset除了第一級的gain之外,輸入端(第一級)的layout也會造成offset,通常輸入端的L不能太小且兩端的mos對稱性要夠。
以前有个帖子也是说的offset的问题,你可以搜索一下
申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程。
上一篇:osc 测试
下一篇:cadence中如何统一修改元件的库。