Cadence下锁相环整体的PSS+Pnoise仿真
录入：edatop.com 阅读：
我做了一个锁相环，输入参考频率用的是LC振荡器产生的方波信号，电路连接好后，在Cadence下对整体进行PSS+Pnoise仿真，但是一直无法收敛，显示收敛困难什么的，这个问题该如何解决呢，在Cadence下可以进行整体锁相环电路的相位噪声仿真吗
=
=
如果真想收敛，initial tran要足够长，，，，其实完全没必要这么仿，做点ams check fuctionality倒是可行，验证performance 就算了吧
仿真vco的pss和pnoise就行了吧，PLL的不好仿真吧
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
