sd adc低频噪声

ADC回来测试后低频噪声很大，ADC为单级3bit SD结构，128过采样。
    32个周期得到一个输出值，对32个输入周期的3-bit输出做FFT，SNR 70左右，但长时间输出值跳动很大，感觉长时间SNR应小于40，这是什么原因呢?
    检查发现数字和模拟衬底没有隔离好，衬底噪声可能为这么大的低频噪声吗，还是flicker noise，衬底没法隔离了，有什么方法可以测试验证吗?谢谢

What is the structure of your test chip? Do you have an analog test chip and put the digital design in FPGA for evaluation, or have a single mixed mode (analog+digital) test chip with digital interface for data port?
If it's the "analog test chip + FPGA", you must be careful of the high noise in FPGA coupled to the analog test chip.

dfdsfksdafdsfasd

不知道您是自己测的，还是到其他机构去测的。总之，高精度adc对测试环境的要求很高。

yes, test is important ！

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。