运放做buffer的问题
录入:edatop.com 阅读:
在做VGA时,发现频率信号对偏置串扰很严重,由于前面有电路也是共用这个偏置的,因此波形出现了畸变,请教各种有经验的朋友两个问题:
1、我在偏置处串入一个单位增益放大器对这个偏置进行隔离,期望可以减小串扰,这种方法可行吗?
2、如果每个偏置处都使用单位增益放大器,那势必会引入较多额外功耗,请问有没有更好的办法?
另外,我尝试过在偏置上加滤波电容了,没有太好的效果。感谢!
1、我在偏置处串入一个单位增益放大器对这个偏置进行隔离,期望可以减小串扰,这种方法可行吗?
2、如果每个偏置处都使用单位增益放大器,那势必会引入较多额外功耗,请问有没有更好的办法?
另外,我尝试过在偏置上加滤波电容了,没有太好的效果。感谢!
用diode再加滤波
正如2楼所说加滤波电路;
此外可以采用各自偏置的方式。
如果电源电压有富裕,就用cascode
感谢!我想继续请教您,我只要用一个二极管连接的MOS管,串到偏置线上,然后加滤波电容就可以了吗?
感谢!电源电压不富裕,cascode分去太多电压了
谢谢建议,目前采用的是各自偏置的方式。另外我想问下:这个电路要求输出900mV的common voltage,我只好加了个CMFB,并引入一个900mV的参考电压,这个参考电压我能从基准电路引过来,然后通过一个单位增益放大器后加到VGA电路中吗?
可以,是什么工艺下的?如果gate漏电比较严重的话就要注意diode压降
感谢~是在tsmc018工艺下的,从前仿来看的话,gate漏电大概在aA级,压降的话大概会降低0.01mV,基本没什么问题。我不知道仿真出来的和流片出来的结果会不会相差很大呢? 我想如果达到pA级应该压降问题就会比较明显了吧?。这个要怎么把握啊...
看最高温度的worstcase,仿真过了就行
OK!谢谢啦!
申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程。
上一篇:GF的0.18CMOS工艺数字标准库
下一篇:芯片测试没做ESD危险吗?