请教90nm UMC CMOS MIM 电容 layout 的连接
录入：edatop.com 阅读：
各位设计高手，
小弟最近使用 UMC 90nm CMOS 工艺进行电路设计，版图基本上已经完成，但是最后一步的时候遇到了麻烦，DRC 检测的时候， 总是说电容还有PAD与金属线连接有问题。 "All Cu-Metal layers METAL_m (which are not the UM (upper metal) layer) are also recommended to avoid touching MIMBP (bottom plate of MIM Capacitor)". PAD 连接的时候也有这个问题。但是在UMC0.18um的工艺中，就没有这个问题，那个电容版图模型就做的比较好。我觉得主要是UMC90nm的版图把电容包得太严实了。有很多层的metal "dum", 也不清楚这个到底是干什么用的。
请问哪位高手用过这个库画过版图，希望能指导一下，感激不尽啊，现在就这个问题，一直在误工啊。
小弟最近使用 UMC 90nm CMOS 工艺进行电路设计，版图基本上已经完成，但是最后一步的时候遇到了麻烦，DRC 检测的时候， 总是说电容还有PAD与金属线连接有问题。 "All Cu-Metal layers METAL_m (which are not the UM (upper metal) layer) are also recommended to avoid touching MIMBP (bottom plate of MIM Capacitor)". PAD 连接的时候也有这个问题。但是在UMC0.18um的工艺中，就没有这个问题，那个电容版图模型就做的比较好。我觉得主要是UMC90nm的版图把电容包得太严实了。有很多层的metal "dum", 也不清楚这个到底是干什么用的。
请问哪位高手用过这个库画过版图，希望能指导一下，感激不尽啊，现在就这个问题，一直在误工啊。
这里再补充一下，LVS是可以通过的，很奇怪，但是寄生参数提取的时候，就失败了，所以我觉得可能还是由于DRC的问题没有解决，所以寄生参数提不出来。
那个是说， MIMBP 上面不能有任何metal的
那个是说， MIMBP 上面不能有任何metal的走线
另外，你所说的dummy layer，还有slot layer （总共20多层），需要覆盖整个电路，然后再做DRC检查，否则很多DRC rule是检查不到的
MIMCap上面和下面都不能走线！
学习。。
学习学习
MIMCap上面和下面都不能走线
学习了啊，好东西
这个工艺我没有用过 建议lz去看看工艺的文档 上面应该有详细的说明 应该怎么做
就我自己用IBM SiGe的经验 MIMCap 的下层金属不能直接跟其下层的金属连接 如果非要这么做的话 要把他先连到上一层金属 然后再和其他的部分连接 甚至接地也要这么接 貌似是为了保证成品率
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
