cadence verilog问题
录入：edatop.com 阅读：
在cadence保存verilog的时候 出现下面错误是怎么回事?
*F,WRKBAD: logical library name WORK is bound to a bad library name "testbench"
怎么解决这个问题
*F,WRKBAD: logical library name WORK is bound to a bad library name "testbench"
怎么解决这个问题
你的verilog模块是在别的库里编译保存symbol的吧，在现在工作的库里重新编译产生symbol一遍就可以了
嗯 我重新建了个库后可以了，不过我不是很理解为什么在别的库就不行
Thanksgiving
遇到了同样的问题……
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：放大器的仿真问题
下一篇：求助关于SDtoolbox的PSD设置问题
