ADE中调用HSPICE仿真总是产生不了Netlist，求解答

将HSPICE集成到ADE环境中,在ADE中调用Hspice模拟器进行仿真，Generate Netlist步骤时，总是在icfb的控制台中报
fprintf/sprintf: format spec. incompatible with data - nil，没有生成网表。
这是开启icfb时的LOG文件
\t t
\p >
\o Loading oasis.cxt
\o Loading analog.cxt
\o Loading HSPICE.cxt
\o  ==== HSPICE-ADE Interface, D-2010.03 BUILD (02/22/2010 13:30:58) ====
\o  ==== COPYRIGHT 2008-2012 SYNOPSYS INC.                           ====
\o  ==== HSPICE-ADE Interface installed successfully                 ====
\t t
\p >
\t
\p >
可有达人知道这是什么情况，帮忙解决一下。

出错信息是常见的SKILL程序中打印输出到文件的时候发现输出数据不存在的错误。原因是网表产生的程序没有生成可打印输出的数据。建议你用最简单的电路测试这个流程，看看器件模型的设置有没有做对，每个器件的CDF参数中针对Hspice的部分是不是完整的。

请問你的 libray 裡頭有 hspiceD view 吗?

   我用的是/home/CAD/Synopsys/hspice_vD-2010.03/hspice/demo/hspice/aa_integ/PLL_Demo_51下面的例子，用的环境也是这里面的，有HspiceD的模型

   

这是我的测试电路，用的spicemodel和晶体管View都是Hspice自带的例子（位置见楼上），还是报一楼的错误，但是Hspice的文档标称这个例子可以运行。我怀疑是CDF的问题，尝试导出CDL，CIW界面提示导出状态为Successed，但是CDL文件中没有任何元件的描述，下面是我导出的CDL：
*****************************************************************************
* CDL Netlist:
* Cell Name: TEST
* Netlisted on: May  7 03:40:32 2012
*****************************************************************************
*****************************************************************************
* Global Net Declarations
*****************************************************************************
*.GLOBAL gnd！ vdd！
*****************************************************************************
* PIN Control Statement
*****************************************************************************
*.PIN gnd！ vdd！
*****************************************************************************
* BIPOLAR Declarations
*****************************************************************************
*.BIPOLAR
*.RESI = 2000.000000
*.RESVAL
*.CAPVAL
*.DIOPERI
*.DIOAREA
*.SCALE METER
*****************************************************************************
* Parameter Statement
*****************************************************************************
.PARAM
*******************************************************************************
* Main Circuit Netlist:                                                       *
*                                                                             *
* Block: TEST                                                                 *
* Last Time Saved: May  7 03:37:36 2012                                       *
*******************************************************************************
.subckt TEST OUT IN
*.PININFO OUT:O IN:I
.ends TEST

不知道是什么原因。

可有成功的环境，方便的话能给我一份不，我的邮箱：zuohgjian@gmail.com，谢谢啦

这个CDL确实有问题，但是CDL网表的问题不能解释hspice 网表的问题，这是两个不同的netlister, 或者说是CDF 参数的两个不同方面。回头我看一下我们自己装载的hspice 的这个目录下的例子能不能跑起来。这肯定是仿真流程设置的问题，看看怎么设置吧。

    要是成功的话给我一份你的设置文件，我加载试试看。

Could you please check enviromental variable?
   CDS_Netlisting_Mode
by entering the following shell command: env (or printenv)
The correct setting should be CDS_Netlisting_Mode=Analog

正如楼上说的,有可能是这个原因.

我拿Hspice装载路径下的demo跑了一下仿真，没问题。应该是你的netlist mode的设置问题吧。

尽管如此，我还是发现了Hspice集成到ADE环境中的不少问题，你们没发现，我就懒得说了。建议用Spectre仿真器，或者单独用Hspice, 在ADE之外。

还是导出网表，在xp上再用hspice仿真，麻烦了一点点。

看看啊看看

uuuuuuuuuuuuuuuuuuu

就算是hspiceD提网表，也还是会有一些问题啊。挺头疼的。
你碰到过用hspiceD提网表，把电阻阻值以segr的模型提出来，然后hspice不认识这个segr的问题么?

用2010的版本

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。