关于VCO仿真和实测偏差的问题
录入：edatop.com 阅读：
在设计VCO中，仿真和实际做出来测试的相噪总是偏差6dBc/Hz，不知道有没有人遇到同样的问题?
先用滤波器看下幅度，然后做好电源电压滤波。一般来说会相差不大的。
说错了，是用示波器看下震荡幅度。
我也试过对电源加滤波，但是没有什么效果，VCO的幅度没法看，是内置在PLL环路 里面。幅度会有影响吗，为了保证可靠，一般我都是弄得很大的幅度?
幅度有些影响，你在哪个输出端口测的相噪就在哪个输出端口看波形幅度就OK了。你测相噪的端口如果幅度较小的话也是有可能测不准的。
PS：是整体恶化6dBc/Hz吗?还是在某个频点?
我看的是中频输出，我们做的是射频接受芯片，一般会从中频输出来看相噪，从PLL的测试端口看也是会下降6dBc/Hz，是整体下降，一般我是把环路带宽设到接近1KHz，这时的PLL相噪在100KHz频偏处，基本上就是VCO的相噪。
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：如何做LINEAR 電子可變變阻？
下一篇：求書Giant Magnetoresistance GMR Sensors 磁阻
