首页 > 微波/射频 > RFIC设计学习交流 > pipeline ADC 前端SHA精度问题!

pipeline ADC 前端SHA精度问题!

录入:edatop.com    阅读:
现在设计一个14位的pipeline AD,前端SHA精度为14位,现在对SHA单仿后发现有效位仅为11.5,而运放的增益和单位增压带宽都满足了,按理静态和动态误差都达到标准了,这是什么原因,还有那些因素需要考虑啊,请指点设计思路?

CMFB的帶寬有考慮進去了嗎?

难道是采样switch太小?

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:Verilog-A建模
下一篇:求助:在calibre view setup过程中,却出现错误和警告。

射频和天线工程师培训课程详情>>

  网站地图