• 1
  • 2
  • 3
  • 4
首页 > 微波/射频 > RFIC设计学习交流 > Digital Integrated Circuits A Design Perspective 书中的错误

Digital Integrated Circuits A Design Perspective 书中的错误

录入:edatop.com    阅读:
各位达人:
近期学习数字集成电路教材Digital Integrated Circuits A Design Perspective,2ed,Jan M.Rabaey,
发现书中有一处疑似错误,和大家一起参详一下:
第六章,关于用逻辑努力的方法优化链延时的,公式6.17以及下面的例题a,b,c的值都是错的。详见附图。
我查了下该书附的PPT(大家很熟悉的那个),PPT上面的a,b,c结果和书中不一样,PPT上面应该是对的。
请各位达人一块参详下。
拜谢。
我是先学Weste的CMOS VLSI Design-A Circuits and Systems Perspective,这本书关于逻辑努力的阐述比较简洁易懂些,发现Rabaey书的疑似错误。
Sutherland 的Logical Effort-Designing Fast CMOS Circuits是原著,现在还没时间看。

加载中...

加载中...

兄弟,你看的挺仔细.

ding

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:請問有Cmos Digital Integrated Circuits: Analysis and Design 解答嘛?
下一篇:请教一个电压基准电路!

射频和天线工程师培训课程详情>>
客服热线

  网站地图