folded-cascode闭环特性求助

最近在用130nm工艺做一个全差分folded-cascode，指标是GBW>1GHz,PM>60,GAIN>60dB，settling time<4ns.前面三个指标通过开环仿真已经达到了，但是第四个指标在做2dB电阻反馈闭环仿真的结果非常差，完全达不到要求，而且闭环频率特性也很差，这是怎么回事啊?我的运放的闭环频率响应很差，但是也不知道如何才能够改善啊，谁能帮帮我啊！

上图。

这个不应该啊，开环bandwidth 1GHz的话，settlling time应该差不多两三个ns才对
难道你开环仿真有问题?开环时候加实际loading cap没有?
还有就是operating point对不对，output headroom是不是足够?
这个问题应该很容易debug

图在服务器上，拿不出来啊……

我的开环仿真是加了0.3pf的实际负载电容的。闭环仿真是通过200k_ohm/100k_ohm的电阻组成6dB增益，但是显然我的电阻造成了多个低频极点，造成相位裕度很差，所以建立时间达到了200ns,而且有震荡。
这个问题怎么解决呢?请问有谁知道呢?
如果我把反馈电阻降低到2k/1k,的话，建立时间缩小到5ns左右，但是由于小电阻的负载效应很重，增益就远远小于2dB了，这个问题挺麻烦的啊

图片是我的300k/150k电阻反馈2dB闭环增益的频率响应，黑色曲线是增益，蓝色曲线的相位，由于公司服务器是全封闭的，不能够拿出来，所以只能够手工粗略地画了下。
是不是我的反馈电阻造成了低频两个极点，造成相位恶化，裕度不够?

标题

你搞这么大反馈电阻，怎么可能响应快啊，opamp input capacitor 0.1pf，乘上你的几百k的反馈电阻，时间常数都到几百ns了！

应该是6dB增益，为什么你老是在说2dB?接成反馈后有overshoot很正常，反馈电阻并联一个补偿电容就好了。

因为opamp的输出电阻非常大，如果揭晓电阻的话，其直流增益非常小，导致闭环增益不精确。但是接大的反馈电阻的话，又导致响应不快。我图片中的overshoot是接大反馈电阻时候出现的，你说可以在反馈电阻并联一个电容来消除overshoot，请问这是不是mile补偿呢?
麻烦你了，非常感谢！

你是单级?要做两级opamp的，低频段增益是准确的，搞不懂你怎么得到你现在的结论的。

   我现在是单级的folded-cascode，因为感觉单级就能实现那些指标，两级的话，功耗会比较大。   你觉得这样的指标用folded-cascode与共源两级的结构比较好吗?
   呵呵，我初学者，很多现在都不懂啊。多多指教啊

怪不得呢，单级folded cascode当然不行啦，增益再高都只是gm*RL

overshoot是与你的PM有关的，在90度的时候才会消失，60度的时候overshoot必然存在，只要建立时间满足spec就行了。做运放设计的时候反馈网络也要换算到loading。按你的要求 60db单级可满足要求 。不用2stage以上，那样的话 你要考虑补偿，功耗。单级运放无补偿一说。

另外 GBW和settling是相关联的，要看你的建立精度是多少，才能将GBW和settlingtime 换算。千分之一，还是百分之一?

   我的建立精度要求是千分之一，这样的话，6dB增益的反馈系数大概是0.25，是不是我的开环增益要在4000（72dB）以上呢?

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。