MOS栅源连接用作什么？

电路图

仿真波形

工作在饱和区的PMOS，这么连的大部分是用于作负载 I=Kp*(Vgs-Vth)^2. 小信号下可以认为是一个电阻。

学习了！

上面一个pmos，它的栅源连在一起，下面一个nmos，它的栅源又连在一起，电路里面还有一个电阻，这个结构是esd保护。我也是初学者，大家都不容易啊

确实，如果是g，s连接，只在esd电路中看到

多谢楼上几位，我觉得应该也是起电压保护作用的，但是电路又出现一个问题，就是开始时电压产生了一个负脉冲开启了，后来又有一个正脉冲判断，不知道这两个脉冲如何而来[img][img][img][/img][/img][/img]

多谢楼上几位，我觉得应该也是起电压保护作用的，但是电路又出现一个问题，就是开始时电压产生了一个负脉冲开启了，后来又有一个正脉冲判断，不知道这两个脉冲如何而来[img][img][img][/img][/img][/img]

tie low啊， gate 不希望直接到地

确实是tie low,产生一个低电平。

    tie low 是什么意思啊

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。