A/D里面什么情况下可以不用采样保持电路
录入：edatop.com 阅读：
不知道什么情况下可以不用采样保持电路?跟bit有关，还是跟采样频率有关?
这个怎么取决
这个怎么取决
假定你做的是pipeline ADC。这个取决于MDAC中运放和sub-flash ADC输入端的RC网络是否匹配。如果不匹配，对于高速高精度ADC来说是致命的。有了S/H，RC网络的匹配就不重要了
Oversampling
down sample
我觉得这个和你的速度，精度有关系。例如很多低功耗的SAR AD，就是直接采样的，没有运放缓冲的
这个匹配指的是延迟不一致还是?
对，就是RC网络不一致导致信号延迟不一致，从而造成Opamp和sub-flash ADC接收到的信号有误差。对于高速高精度ADC来说，这个误差可能会有好几个LSB
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：hspice仿真时的问题
下一篇：本科毕业做模拟IC设计的问题
