操作求助：Verilog A仿真报错
录入：edatop.com 阅读：
小弟初学Verilog A在仿真一个自己搭的symbol时cadence报如上错误，请各位大侠指教
在ADE的environment里面设置switch view，包含你的veriloga view, 但主要是你的viewtype 在创建这个view 的时候需要选对，这影响到对cdba 数据库类型的辨认。
看你“view list”里面已有"veriloga“了 但error信息提示说“没有发现任何已定义的可用view” 你能把你的“cell view”截出来看看不?
这说明view Type不对，需要重新产生一个正确类型的view.
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：analog design environment仿真时参数扫描的问题
下一篇：求教一个采样电路里的电荷注入问题
