首页 > 微波/射频 > RFIC设计学习交流 > pipeline ADC关断时序问题

pipeline ADC关断时序问题

录入:edatop.com    阅读:
请问各位,pipeline ADC在关断时,其时序应该什么样的?应该是将电路状态设置在采样或保持状态,以使得在开启时能够马上开始正常工作?还是将电路设置在功耗最小状态?
另外,在仿真ADC开启时刻时,所有外加的电压源,电流源,时钟,等等都要用pwl状态是么?

看你产品的需要,要是要求有power down mode,就要全关掉
上电肯定是要仿的,一般ADC里面的数字存储部分都要有个por



    por是什么意思?
如果关断只是处于所谓“wait”方式,其时序应该怎么设置?

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:请问使用了CDS之后的噪声怎么仿?
下一篇:相同长度MOS串接形成超长通道MOS的版图画法?有基底效应吗?

射频和天线工程师培训课程详情>>

  网站地图