首页 > 微波/射频 > RFIC设计学习交流 > pipelined ADC的REF电压为什么要接片外电容?

pipelined ADC的REF电压为什么要接片外电容?

录入:edatop.com    阅读:
如题,似乎以前听过这个讲法,但没有太想清楚。哪位做过的给解释一下?

没有这个说法。不是必须的,很多时候用片内buffer.
SOC 里面经常有许多pipeline ADCs, 不可能每个都有单独ref pin

许多?
其实只要VREFP和VREFN就可以了?

3x3 MIMO 无线网卡芯片,一般有6个pipeline, 而且有可能分布在不同地方。
高速的,bondwire 会让ext cap 的效果大大降低

不接的话,MDAC采样保持时会使得基准输出不稳,外接电容可以稳定基准电压

ddddddddd

数字部分的噪声影响

电容应该是参考电压滤波!

dddddddddddddddddd

外接电容,至少是nF级的大一些的电容,让reference上的干扰更小,很小的就不用外接了。

是应该要接的
个人的理解是:这些reference给后续电路作为基准输入时,后面的电路相当于这个电压基准的负载,负载变动时,如果没有这些电容,ref voltage可能会有比较大的纹波
只是自己的理解,没和人探讨过

加那个大电容好像是decouple的那些reference的pin作用

这种方法有好有坏。
首先,在低速下,bonding wire的寄生电感影响还不明显的时候,这个外接的大电容(一般是一大一小并联,小的滤高频,大的滤低频)可以将reference拖死,防止其随输入信号变化而引入distortion。
然而,在高速情况下,bongding wire的寄生电感会在高频时产生极高阻抗,并且甚至和片上电容产生谐振,引起极大的distortion。这个时候,reference一定要做在片上。做开环的source follower居多。大量使用片上电容,并使用电阻对其进行over-damp处理

不需外接

可降低噪声

采样保持时ref的负载在变,加cap减小纹波



    zheng jie .

Thank you.

我现在就碰到这问题了~结个大电容吧,基准爬的太慢~不接吧,那负载老在变,基准上下起伏很大~

就是降低高频下ref的输出电阻,所以如果ref本身输出电阻足够低,不接也可以。
反过来说,不接电容,ref本身就一定要满足低阻输出的要求。
接了电容,ref可以不用做的太低阻,节省了功耗。
另外,不要把这里的输出电阻理解成直流输出电阻。

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:small signal-voltage gain
下一篇:一个关于cascode结构两级运算放大器的问题

射频和天线工程师培训课程详情>>

  网站地图