时钟分频电路的问题
录入：edatop.com 阅读：
CLk1是1GHz频率，CLK2是根据CLK1 二分频得到500MHz，有什么分频电路可以使得CLK2和CLK1上升沿对齐。本来打算把PLL输出倍频下，去二分频和四分频得到CLK1和CLK2，上升沿也对齐了，不知道各位还有其它什么办法?
把一个上升沿D触发器的Q非接输入，原时钟接ck，输出Q
这个只是二分频,没法把接CK的原时钟和输出Q 分频时钟上升沿对齐
分频后有延时，你可以把原时钟延时。
有办法通过相同的器件来匹配这2个时钟的延迟吗?
只差几百个ps也不行么?
1G这么高的时钟，要完全一致比较困难啊
开始是打算把1GHz的时钟利用上升沿和下降沿分别2分频，生成2个相位差90度的500MHz时钟。一路是把这2个500MHz时钟异或生成1GHz时钟，一路是把500MHz时钟和1‘b0异或，生成500MHz时钟。这样2个时钟就比较容易把上升沿给对齐了。 这样设计感觉对1GHz的占空比要求高。
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
