关于pipelineA/D的latency
录入：edatop.com 阅读：
请问：pipelineA/D的latency是怎么定的?比如每级1.5bit的12bitADC，共有11级，那么一个数据由第一级S/H到最后数字输出是应该经过11个级，即11个周期么?
就是一个conversion time
那么conversion time是怎么定的?由级数么?比如我用11级的，conversion time就是11个周期么?
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：一个互不重叠的时钟信号，如何实现上升沿时延而下降沿不变。
下一篇：请教一下，一般0.35工艺的电容的容差为多少？
