求CML逻辑门电路设计方法
录入：edatop.com 阅读：
在0.13um 1.5V工艺下设计CML逻辑门电路，尾电流应该选多少合适，电压摆幅多少比较合适，要工作在2.5GHz的频率上，我指的是一般的设计要求。
我没有什么经验，不过你可以试着找找一般的logic芯片datasheet看看逻辑电平来确定电压摆幅。尾电流的话，你可以从需要驱动电容和速度来看，基本应该是个slew rate的问题。
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：D C O (Digital , Controlled , Oscillator)设计。
下一篇：关于pipelineA/D设计的问题
