仿真PFD延时时锁相环不锁定的问题
录入：edatop.com 阅读：
在用simulink仿真PLL是否锁定时，采用offset PFD时（图1）
，vco的控制电压如图2
，显示不锁定。但是采用overlapping PFD（如图3）
时就可以锁定，Fref=50M，延时都为3Ns。请教为何图1 的电路会不锁定，并且在cadence中仿真图一电路的鉴相曲线时Age（up-down）在1.8v左右摆动，而不是理想的斜线，大家以前是否也遇到过这种问题！图3
图1
图2
i can't see the figures you posted.
自己顶
、没有具体的电路图吗?
题目看是看懂了，就是不明白为什么图一的两个RESET的复位信号一前一后！?
电路中DFF采用的是带异步清零的TSPC结构，延时单元采用的是反相器级联实现的附件中是pfd的simulink模型，中间的memory是为了消除代数环而加的
那位高人给个解惑?谢谢
可以提高pfd的线性度 已解决谢谢
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：仿真PA时电容报错。
下一篇：请教关于DAC的静态参数仿真问题
