cadence中如何进行verilog-a的层次化设计
录入：edatop.com 阅读：
就是说，在cadence中，使用verilog-a时候，有多个module,
这些module不知道如何调用，文件之间关系什么样的，在cadence
中如何设置文件目录
这些module不知道如何调用，文件之间关系什么样的，在cadence
中如何设置文件目录
不知道你用哪套流程，如果是text-based，跟数字流程很像，verilog-a语法也和verilog类似；
如果是cellView-based，就和模拟设计类似，建symbol调用。
我用的是建symbol调用，不过出错了。
我用的是symbol调用，不过错了[img]file:///C:/Documents%20and%20Settings/dgy/Application%20Data/Tencent/Users/185874135/QQ/WinTemp/RichOle/RE4HOO%60HLM(_%60PPXZW(5L[A.jpg[/img]
是建完config之后的仿真吗?
谢谢，很有用
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：pipelined adc采样保持电路设计负载用0.9pF模拟行吗？
下一篇：求书中一页 Gray 4th edition 英文版 78页
