pipelined adc采样保持电路设计负载用0.9pF模拟行吗？
录入：edatop.com 阅读：
对于pipelined adc,采样保持电路设计中负载用0.9pF模拟，请问这样能不能驱动起下一级电路?望达人告知，谢谢！
我的意思是说很多文献用2pF,3pF的电容做负载设计采样保持电路，能不能用0.9PF的负载电容设计了（用0.9PF负载电容模拟下级负载）?
看你MDAC1 的采样电容和寄生电容多大了。
我现在还没做MDAC,请问MDAC的采样电容一般取值多少啊，寄生电容一般不大吧?
要根据你的设计需求来定你的负载。比方说，运放的带宽或者摆率等要求，可以定下你的负载。
0.9pF模拟太小了，看你是多少位的，MDAC的负载
以前做过9位的，用500fF
请问它和位数有什么公式吗?
它和你的adc的位数是有关系的，采样电容与位数2倍的二次幂成正比。以及与后面的寄生电容也有关系
学习一下
好像这得有些计算吧 考虑SNR和cap的match吧
差不多用和你的SHA采样电容一样大。
取决于你设计的spec
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：PLL仿真
下一篇：cadence中如何进行verilog-a的层次化设计
