芯片内部降压处理

小弟目前遇到一个问题，目前有一个模拟IP供电是3.3V 1.9mW的，也就是约600uA的工作电流，但是整个芯片必须工作在5V或3.3V，整体功耗非常低，所以内部会有控制这个IP何时打开何时关闭。
    如果工作在5V，那么芯片内部需要一个降压电路。如果工作在3.3V就不需要降压电路了，各位大大有没有比较好的建议来实现，有电路更好。
    谢谢！

自己设计一个3.3V-5V输入，固定电压输出的LDO就可以解决这个问题！为什么纠结于一个完全不合适的IP?

重新设计一个ADC太花时间了啊，只好用IP了。

直接做一个3.3v输出的ldo吧

就是嘛

恩恩，有没有结构简单一点的LDO?

最简单的LDO结构就成！OTA＋bypass

最简单就用源跟随器呀，两级，一是N管VTH，5V的0.6~0.7V左右吧，加个大负载电阻，电流也不大，电阻上电压也就4.3V，再加到二级NMOS栅上，输出也就3.6V了，加个大点的电容，0.6mA电流，很容易就满足了。

负载电路的速度问题呢

NMOS做跟随速度应该足够，自己仿一下，还有负载电流也不大，尺寸很小的，响应也快

ADC的VREF是 3.3V 电源供给的吗? ＡＤＣ参考电压非常重要，一般需要外接０．１ｕＦ的外接电容。

ADC是3.3V，但是100pF的电容面积有点太大了。

那如果vdd是3.3V怎么办列，那输出不就只有1.9V了。

做一个比较器！?
电压大于3.3V，LDO启动。

nice...

这个问题需要有人继续解释啊……

看来是没人来解释了。
用的工艺是3.3V core voltage的，但是有5V的管子，和ZMOS，是不是可以考虑用ZMOS来实现降压处理呢?
有高人指点没?

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。