请问大哥们 帮忙看一下SiGe工艺中 一个项目标准是否太高
录入：edatop.com 阅读：
问题一：这个设计标准高么（以前用的是cmos，现在刚改的SiGe工艺应该是双极的，不怎么了解）
工作频率：1.515G
输出功率:<40mW
杂散抑制比：>75dBc
相位噪声：85dBc@100Hz[/email] ，95dBc@1K Hz[/email]， 105dBc@10kHz[/email]， 115dBc@100kHz[/email]
协调抑制: >30dBc
问题二：现在市场上的晶振频率是多少都有么?还是固定的啊（晶振不是某些东西固定的频率么?但是我在有的网站看到可以定制频率?）
ps：我菜鸟一个，真心的请教各位啊 希望能和大家交流
工作频率：1.515G
输出功率:<40mW
杂散抑制比：>75dBc
相位噪声：85dBc@100Hz[/email] ，95dBc@1K Hz[/email]， 105dBc@10kHz[/email]， 115dBc@100kHz[/email]
协调抑制: >30dBc
问题二：现在市场上的晶振频率是多少都有么?还是固定的啊（晶振不是某些东西固定的频率么?但是我在有的网站看到可以定制频率?）
ps：我菜鸟一个，真心的请教各位啊 希望能和大家交流
PLL么?
是啊 是pll 标准高么?
用SiGe做pll的还真不多
用SiGe做pll的还真不多
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：65nm漏电
下一篇：about loop gain
