共模反馈时钟问题
录入：edatop.com 阅读：
以前也没留意，今天突然想起个问题和大家讨论下。
开关电容共模反馈中，时钟相和采样保持电路时钟相的关系是怎样的?我看一般书上举例是这样的：采样相，就是输入输出短接时，与out相连接的开关闭合，放大相，与Vref相连接的开关闭合，但是实际中似乎不一定这样，交换时钟相结果也差不多，想问一下各位有没有研究过这个问题?
开关电容共模反馈中，时钟相和采样保持电路时钟相的关系是怎样的?我看一般书上举例是这样的：采样相，就是输入输出短接时，与out相连接的开关闭合，放大相，与Vref相连接的开关闭合，但是实际中似乎不一定这样，交换时钟相结果也差不多，想问一下各位有没有研究过这个问题?
两种差不多吧，但倾向于用第一种，因为在采样相完成共模反馈的电荷转移，调节共模电压，减少对积分时的影响。可是，由于与out相连的开关在积分相断开，要想办法降低该开关的电荷注入等的影响。不过，我对这两种接法也存在疑问。
你说的第一种情况下，仿真结果显示共模反馈完成的时间要快一点，但是其实这个时间并不是问题，电路从启动到正常工作肯定需要一定时间，一般不会要求太快。
另外就是最后确定的共模电平有微小的差别。
但是原理上似乎两种都解释的通，就看细节上有没有缺陷了。有木有深究的童鞋给咱们解答下。
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：关于0.35um和在.5um工艺的耐压讨论`
下一篇：宽金属开slot
