请教5v/40v高压工艺问题

5v的p管nwell接5
40v的p管nwell接40
这个不要乱搞

cscode结构，5v 40v的管子well都是40v

我见过的工艺例40V高压PMOS，他的NW是和Drain 是butting在一起的，不能选择电位。工艺不同，可能不一样。

说错了，是和source应该。

不错，工艺不一样，接法也不一样

那请问哪家的5v/40v cmos工艺高低压mos器件可以做在同一个well里面呢?或者说是不是所有的5v/40v cmos工艺高低压mos器件的well必须分开，即使well电位相同，而且还要拉开一定距离?那这样的话就会很浪费面积了。

一般来说是即使高低压器件的衬底电位相同，也是不太可能共阱的，因为5V器件是普通器件，而40V器件是DMOS或HV MOS。 DMOS或HVMOS为了适用于在high side的应用，往往是要制作在HV-Nwell、及HV-Pwell中的。 也就是说40V器件比5V器件多使用几张mask，二者从结构上一般不可能做在同一个阱上。

应该不可以，因为高压和低压器件阱的掺杂、结深等参数不一样，低压器件做在高压阱里性能不好

不可以,高压器件做在HV-Nwell、HV-Pwell中

3# icucu
是可能要看设计规则了。

大家都想知道

低压的耐压一般承受不了的，

5V的管子放在高压well里还能叫5V的管子吗?

学习了，

大家做这个工艺都在哪里流片的呀，感觉没有什么工厂做的，

你如果能够保证D和S对Nw的耐压不超过5V，而且低压管的阈值电压的变化不要求不太严格，应该可以放在同一个井里。

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。