首页 > 微波/射频 > RFIC设计学习交流 > PLL相位裕量问题

PLL相位裕量问题

录入：edatop.com 阅读：

CPPLL晶体管级的电路设计完成后还需要仿真环路的增益和相位裕度吗?怎么分析呢?
请指点。一次6u的瞬态要跑一个小时

没必要跑，参数萃取出来跑行为仿真即可。况且你跑个瞬态也看不到什么

你用hsim跑，几分钟搞定

我的要跑半天！

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。

上一篇：谁帮忙推荐关于power on reset的电路
下一篇：请教RFIC与MMIC的区别

射频和天线工程师培训课程详情>>

射频工程师养成培训课程套装，专家授课，让您快速成为一名优秀的射频工程师【More..】

微波/射频栏目

频道总排行