咨询做pipelineADC对CMOS管特征频率的要求
录入：edatop.com 阅读：
开始做一个pipeline adc，80M的采样率，想了解下对CMOS管特征频率的要求，自己不太懂，想在这里请教一下大家，谢谢！
2.5V device就OK了，差不多就是个.25um的device，
ft应该50GHz差不多吧，pmos会低一点吧
用65nm吧，发文章也方便：）
谢谢，我们已经选择了TSMC .35um 3.3V/2.5V 的CMOS工艺，请问对管子特征频率的要求是怎样计算出来的，谢谢！
没法算,看看foundry提供给你的PDK吧
fT和你里面运放的GBW有关，GBW与反馈系数决定建立的时间即是采样时钟周期。
他指的ft是device 的固有特征频率...
fT虽是器件自身的，但是gm/id不同影响fT。确定取多大的fT设计决定的，前提是当前工艺支持可做到。
能具体点吗
很有用呀
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：运放的瞬态仿真出现问题
下一篇：求教：高速DAC系统建模与系统验证的研究
