PLL中的PFD模块加delay的作用是什么？
录入：edatop.com 阅读：
请教一个问题,在PLL的鉴相(频)器中,会在输入相位和输出相位进行比较后,经过一个延时才让PFD复位(reset). 不太明白这个延时的作用,请教大家,能否给出具体一点的解释?谢谢.
由于寄生电容的影响，窄脉冲不足以达到可以打开CHARGE PUMP的高电平，这会造成 死区 ， 延时可以使脉冲加宽，RAZAVI P459 有详细描述
就是消除PFD的死区
使得PLL每个周期都对LPF动作
这样可以使得ripple的频率和reference的频率一样
对整个PLL的phase noise的影响减小
消除死区，较少相位噪声和jitter
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
