首页 > 微波/射频 > RFIC设计学习交流 > 关于广域网锁相环wan pll中的一个技术问题

关于广域网锁相环wan pll中的一个技术问题

录入:edatop.com    阅读:
在多输入时钟经过MUX之后输入到锁相环之后,会有一个所谓phase build-out技术,中文名叫相位技术,在通信领域好像应用很多
求教关于这种技术的详细的原理~
最近的芯片设计到这方面的问题
希望牛人大侠能不吝赐教~
万分感谢!

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:请教Cadence ADE一个问题!
下一篇:模拟数字混合芯片验证问题

射频和天线工程师培训课程详情>>

  网站地图