cadence schematic editor MOS symble
录入：edatop.com 阅读：
我希望cadence schematic editor 能对于一个NMOS器件
在电路仿真时能提出mn 的model 名，而在版图LVS验证的时候
提出 mni 的 隔离型model 名。希望有个symble 选项控制 导出
model。
有没有方法这样做到啊?
要不然手动改netlist 比较麻烦。容易出错。
谢谢
在电路仿真时能提出mn 的model 名，而在版图LVS验证的时候
提出 mni 的 隔离型model 名。希望有个symble 选项控制 导出
model。
有没有方法这样做到啊?
要不然手动改netlist 比较麻烦。容易出错。
谢谢
本人只整过版图，帮不上你也顶起！
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：请问用Diva 做过LVS后，怎样提取寄生netlist再做后仿真
下一篇：ota gain enhance 仿真的问题
