请教关于LDO的负载调整率问题

请教各位高手，LDO的300mA下的低频开环增益，大家认为多少合适?请指点。
本人用0.5um工艺做了一款300mA的LDO，300mA下仿真低频增益已经达到了83dB,负载调整率仿真也相当的好，但是实际流片出来，负载调整率却为1到300mA下为73mV左右，请教到底是我的版图出了问题导致实际生产出来的LDO增益不够，还是我的电路设计本身开环增益就不够?大家仿真负载调整率都是怎么仿的?谢谢了！

个人觉得运放的不应该有太大的变化, 有可能是输出管的layout问题,驱动能力不足,导致在300mA带载的时候,整个环路增益下降很多. 检查一下你的输出管metal 宽度 ,via , contact是否有问题.

更简单明了的方法就是做一下后仿.

低频增益有点低，
通常最大负载 300mA下，要 100dB吧，
还有一个可能的原因，就是静态工作点的问题，
静态工作点一定要设置好，
再看一下大负载下有没有MOS 管进入线性区

首先谢谢你的回复，我曾经听人说过如果功率管栅极上分布不均匀可能会造成驱动能力不足，进而影响性能，但考虑到这个是MOS管，电压驱动，所以我一直不知道这个影响是否真的存在，谢谢你的提醒了。我画的功率管单管w为300u,估计这样造成分布不均的问题了。

谢谢你的回复，运放的静态工作点我检查过了，没问题，但是因为要考虑整个系统的功耗，带宽，所以100dB付出的代价还是很大的，所以我才在考虑是否就是增益不足的问题，谢谢了。

电路设计本身开环增益就不够

83dB应该足够了

目前猜测应该是功率管版图部分的问题，导致功率管Vth过大，进而影响性能，毕竟当时这幅版图是9天时间赶完的，有点急，所以有些东西没有画好

假定输出电压为3V，输出电流为300mA，则开环输出电阻为30ohm，
闭环输出电阻为 30ohm/80db=3mohm，
输出电流从1到300mA，输出电压变化为 3mohmx300mA=1mV。
上面是粗略计算，输出电阻和环路增益随负载变化会对计算结果产生影响，但是数量级应该差不多的。
因此不是环路增益不够的原因。
另一个可能的原因是如果楼上没有用单独的sense bondwire对输出电压进行检测，那么输出bondwire电阻会对负载调整率产生主要影响：例如假设输出bondwire 寄生电阻为
100mohm，则电流从1到300mA的变化会引起输出电压变化100mohmx300mA=30mV
另一个可能的原因是从输出电压测试点到输出PIN之间有较大的寄生电阻（几十到100mohm量级），它对负载调整率的影响同输出bondwire。

bondwire 线的电阻有100mohm这么大么?

这个问题很有意思，我也不太懂，一起来讨论下。
Rincon Moca的论文里提到当负载电流突变时，ldo反应的延时和带宽、压摆率有关，并且给出了一个公式。
仿真发现，这个延时确实和带宽、压摆率有关，但是具体形式和论文里的公式有差别。
以小编的ldo为例，下降70mv，再经过电阻分压，运放的输入管的栅极电压变化要小于70mv，一般来说，管子仍然在线性工作区。按理来说，延时应该只和带宽有关。但是在负载电流变化时，静态工作点也突然变化了，所以和大信号特性也有关系。
下降电压的值和运放增益无关。
运放首先需要给驱动管的栅极电容充放电才能调整输出电压，所以，可能因为版图寄生电容太大。
能否做几项工作：
1、做个对比，看看输出电压下降到最低点时的延时在仿真和测试情况下是否相差很大。
2、仿真时在栅极连个电容，看要加个多大的电容才会是输出电压下降到70mv。对比版图后端的寄生电容值。

楼上的,负载调节率指的是两个稳态对应的输出电压差值等,你说的是overshoot and undershoot.
继续关注这一问题.

13# icseubear
首先确定测试方法是否正确，是否消除了温度的影响?如果是持续加载，那么从空载到满载，结温会有很大不同，如果此时基准温度特性不是特别好，输出电压会出现较大偏移。因此。测负载调整率，都是加脉冲式负载，周期尽量长，加载时间尽量短，以消除温度影响。
如果排除了上述原因，可以测一下不同负载条件下的line regulation，如果都很好，说明环路增益足够，如果很差，特别是空载下较差，则说明环路增益有问题，或基准电压有问题。
最后，如果是外部分压，则打线电阻不会对输出电压有什么影响，如果是内部分压，则需要考虑打线电阻的影响。
多测、多想，一般不难找出原因。毕竟就那几个管子，祝你好远！

首先谢谢各位的帮助，我也还在找原因。
其次，输入调整率，电子负载稳态40mA下，在输出2.8V时，为0.038%/V至0.07%/V。
                                                            在输出1.2V时，为0.025%/V至0.06%/V。
都挺小的，没有特别出格的。
再其次关于结温的问题，我采用的是dip24脚封装，所以散热能力很强，我也曾经考虑过是不是封装引入的电阻太大，问过工程师，他们说封装是采用纯铜镀锡，电阻应该很小。
至于上述老兄提到的某些问题，我还要再去测试下，谢谢各位了！

由于我采用的是耗尽型基准，现在单测基准测不准，小弟已经准备，下次流片不仅采用耗尽型基准，同时还采用带隙基准，把这个问题排除，外加再修正版图上的问题，非解决这个问题不可！谢谢各位的帮助了！非常感谢！

kan kan

应该是功率管版图部分的问题

    什么是耗尽型基准?

增益60dB就足够了！可能是输出寄生Res太大

耗尽 基准

1. 检查基准电压TC，
2. 固定电压则增加检查输出bonding sense的节点是否正确。
3. 如果有设备，建议测试环路增益，如果超过60dB，就不是这个问题。

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。