救助！verilogA仿真问题
录入：edatop.com 阅读：
我把ahdlib库里单元的verilogA代码复制到我自己的单元里，编译没问题，但是仿真就出现了下图所示的问题。
请问该问题怎么解决啊?
请问该问题怎么解决啊?
小编亚克西！
查看网表对应的出问题的那几行，找原因。
楼上说的很有道理
学习学习
我也有相同問題
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：请问哪个版本的Hspice支持VerilogA的吗？
下一篇：关于输入失调电压
