比较器仿真

录入：edatop.com 阅读：

我在设计一个动态锁存比较器，当时钟为高时，复位，当时钟为低时，比较；
但是在我加了时钟脉冲后，再加输入脉冲，结果输出只是对应于输入脉冲的第1个值，好像我的脉冲输入没有架上，不知是为什么
我的输入及时钟如下
vip ip 0 pwl(0ns 1.8v 60ns 1.8v 61ns 0v 189ns 0v 190ns 1.8v 200ns 1.8v)
vclock1 latch1 0 pulse(1.8v 0v 10ns 1ns 1ns 99ns 200ns)
vclock2 latch2 0 pulse(1.8v 0v 10ns 1ns 1ns 99ns 200ns)
我用的是同一时钟，同一输入，另外一输入端接固定参考电压

这个王表中的激励信号看不懂！