求教：Cadence schematic 问题 已解决
录入：edatop.com 阅读：
在Cadence schematic编辑环境中，添加instance，调用tsmc的pdk中的cell symbol（pmos nmos res等），schematic check后，cell symbol的pin 脚会自动显示相连的wire的名字，如net1 net2等。请问：如何设置才能去到这些wire名字的显示?
谢谢。
那是结点吧?
是结点的。上图是示意图。symbol显示的东西太多，model w l m 和这些net，看着有点乱，想去掉这个结点net显示，不知怎样设置?
呵呵，谢谢小编
把DC simualtion disable, 仿一遍别的，比如AC，然后annotate DC operation point，就OK了。
有道理
问题已解决。
有道理
呵呵
很简单的
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
