digital Delta-Sigma Modulator的SNR与jitter之间关系的仿真
录入：edatop.com 阅读：
小弟最近在设计一个delta-sigma DAC，想知道jitter(ps rms)对调制器的影响有多大。
具体的说，就是对应带有某一个jitter值的时钟，调制器的SQNR能达到多少。
该怎样才能实现呢?
有这方面经验的人请多多指教！谢谢了～
具体的说，就是对应带有某一个jitter值的时钟，调制器的SQNR能达到多少。
该怎样才能实现呢?
有这方面经验的人请多多指教！谢谢了～
都digital 了，哪来的jitter问题?难道是dac?
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：关于BandGap中误差放大器极性的疑问
下一篇：请问NMOS的Gate Oxide击穿和Vgs耐压有什么区别？
