求助DC-DC的时域建模问题
录入：edatop.com 阅读：
请问各位牛人，DC-DC的小信号稳定性可以推导传输函数，但是时域怎么建模?是用matlab或者verilogA这样的语言吗。
同样，模拟电路的高层建模一般常用到verilogA啊?VerilogA的仿真器怎么用。
谢谢了。
同样，模拟电路的高层建模一般常用到verilogA啊?VerilogA的仿真器怎么用。
谢谢了。
输出开关级建模?
我见过电流模式DCDC的，直接把“电流传感比较电路和输出级”一块等效成一个压控电流源了。
都没用veriloga，analogLib里面就有VCCS。
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：输入保护
下一篇：TTL-CMOS电平转换问题？
