首页 > 微波/射频 > RFIC设计学习交流 > 仿真时运放怎么建模？

仿真时运放怎么建模？

录入：edatop.com 阅读：

现在弄模数混和仿真，遇到运放，不知道怎么用verilog建模?
敬请指点?

For mixed mode simulation in cadence, it should not be necessary to model OPAMP.

参考allen的书,里边有讲...
或者直接用verilog-a写..

xie xie ！

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。

上一篇：请教RF低噪放设计的问题
下一篇：amplification stage与gain stage有何区别

射频和天线工程师培训课程详情>>

射频工程师养成培训课程套装，专家授课，让您快速成为一名优秀的射频工程师【More..】

微波/射频栏目

频道总排行