首页 > 微波/射频 > RFIC设计学习交流 > ESD 测试请教。

ESD 测试请教。

录入:edatop.com    阅读:
我的vcc to gnd ESD structure is gcldnmos,为什么vcc (-) to gnd(+) 的esd测试只有400v 呢?感觉ldnmos body diode 没有起来?
大家有什么好的建议啊。

如果是按照正常设计和layout的不会有这个问题吧? 会不会是其它地方的问题? IO的PS mode能到多少?

请问 IO的PS mode能到多少? 是什么意思?

I/O to VCC(-) 有过2000的,有的400就完了。

PS mode: I/O(+) to gnd(-)
我想看的也就是I/O(+) to VCC(-),如果400到2K的话,就想看看schematic和layout了,body diode看来不够

你们讲的什么mode来着?

4# mycelldevice
VCC to gnd failed, obviously your gate coupled ESD device is not robust enough. Another possibility could casue the failure is the distance between VCC pad and GND pad is too long.
BTW, what is your step voltage for  zapping? 200V?

寄生二极管保护应该不会出问题,而且只有400v
是不是版图均匀性不好?

不明白啊~

感觉就是很怪,when vcc(-) gnd(+) the ESD should pass from body diode, the things is the layout design? or other circuit have leakage current?


哦 你是说VCC对GND打在负脉冲的时候fail了? 这个确实很奇怪。
要根据测试方案,电路,版图具体分析。
就凭vcc(-) gnd(+),failed这一条信息,是很难debug的

不是很懂

顶一个,问题很简单又很深奥。

顶下先!

我觉得是不是有可能先做一下FA,确认具体坏在那个点,然后debug

hehehe

VCC的ESD一般是比IO的差一些,因为缺少限流电阻。具体怎么能提高就要看你的电路和layout了

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:谁了解IBM(北京)在做RFIC吗?
下一篇:opamp design in dual path loop filter

射频和天线工程师培训课程详情>>

  网站地图