关于LC VCO仿真过程中遇到的问题

在仿真LC_VCO的过程中发现，输出的振荡波形（正弦波）的上、下峰值分别超过了VSS和VDD，比如VSS为0，VDD为1.5V，输出波形的上峰值达到1.6V，而下峰值达到了-100mV；针对这种仿真现象，个人觉得是有问题的，但是不晓得原因是什么，希望各位网友能一起讨论下这个仿真现象。

用的是pmos的尾电流 P,N 负阻?出现负值也算正常的啊，把共模点往上提，减少I试试

这个没有问题的，VCO的最大幅值可达2VDD的。

因为你用了LC filter   所以摆幅不会受到尾电流源压降的钳制  摆的大 不是挺好 呵呵  还有就是可以使vco的工作区域保持在电流受限区

能否说明下电流限制区和电压限制区。
个人感觉电压限制区是指当LC振荡开始后，会将负阻管在一个周期中的某些时候压到线性区，也即是通常说的电压限制区；
但是电流限制区可否理解成电压限制区时流过负阻管的电流呢?
请教

5# swjtuli

推荐你随便找一篇硕士生关于vco的论文 上面会很清楚的写清楚这些概念的  在电流受限区 vpeak是和所加的电流成正比的  v=4×i×r/pi  r为tank中的等效并联电阻   而vpeak的平方又是和pn成反比的  而在电压受限区 vpeak不会再随电流增大而增大  肯恩还会恶化pn    所以设置电流使电路工作在电流受限区和电压受限区的临界点处 是最好的

理论上是电流和电压交界的地方最好，但是考虑到实际的应用中，往往还是偏电压一些，这样tapeout出来后一些没有考虑到的寄生等效应才能较好补偿。

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。