首页 > 微波/射频 > RFIC设计学习交流 > 锁相环精度问题

锁相环精度问题

录入:edatop.com    阅读:
当前,锁相环的精度大概能达到多少?
比方说,基准频率是 1MHz, 那它锁定的输出频率大概能达到多少精度,
或者说输出频率大概为 1MHz正负多少频率范围内?

此精度和设计有关,一般从几十到几万ppm都有

那一般性的情况下,这个精度与基准频率的大小应该有关系吧。对于小于1MHz,也就是只有百KHz级的 精度能达到多少呢?

upupupupupupupupup

锁相环的精度是由输入时钟的精度而定的,输入时钟是多少,锁相环就是多少,锁相环只是跟随输入时钟频率。
锁相环的的性能在时域上的表现为抖动,在频域上表现为相位噪声。
所以你在看PLL的性能时不会看到时钟精度这一项,而只会有抖动或者相位噪声

PLL 的精度在integer N架构下为参考输入
在fractional-N 架构下想要多小都行,一般wireless中都几十到几百Hz

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:怎么用数字信号来控制开关的通断
下一篇:单芯片集成多个pll的问题

射频和天线工程师培训课程详情>>

  网站地图