请教－－－OTA DC GAIN @ .18uM Process
录入：edatop.com 阅读：
请教大家：
1。台积电。18工艺：
2。采用折叠共源共栅结构的OTA;
3。MOS采用最小沟道长度；
这种条件下的OTA DC gain最小值能超过54dB吗?
谢谢！
1。台积电。18工艺：
2。采用折叠共源共栅结构的OTA;
3。MOS采用最小沟道长度；
这种条件下的OTA DC gain最小值能超过54dB吗?
谢谢！
好像有点难度。
output stage try to adding gain boost
3。MOS采用最小沟道长度； ===========〉〉〉〉why?
1。最关心的是功耗；
2。CIFF系统结构决定OTA DC GAIN线性可以宽松些；
3。采用大的沟道长度，寄生电容大，构成积分器闭环反馈后的等效负载电容大，功耗很容易就上去了；
4。gain-boosting 功耗也是超级大，只有在不得以的情况下才出此招；
5。要是能搞到50dB也凑合用用。这能达到吗?
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：关于基准启动问题
下一篇：低压工艺设计高压电路会有什么问题？
